UltraSPARC T2 Plus /T2/T1プロセッサの信頼性

関連製品：SPARC Enterprise T5240, T5140, T5220, T5120, T2000, T1000

UltraSPARC T2 Plus /T2/T1プロセッサは、高いRAS（信頼性、可用性、保守性）機能を提供します。

1次キャッシュメモリはパリティ、2次キャッシュメモリとレジスタはECCでデータを保護しています。
コアで訂正不可能なエラーが発生すると、コア単位で動的縮退するのでシステムの継続運用が可能です。

UltraSPARC T2 Plus /T2/T1を搭載したSPARC Enterpriseは、信頼性の高いシステムをお客様に提供いたします。

高度なRAS機能により業務継続性を向上

キャッシュメモリのデータ保護

キャッシュメモリはプロセッサを構成する回路の中で最も間欠故障(注1)が起きやすい回路のため、特に重点的にデータ保護機能を装備しています。

1次キャッシュメモリはパリティ、2次キャッシュメモリはECCで保護されています。1次キャッシュメモリで1bitエラーが発生すると、2次キャッシュメモリから直接データを読み込み、処理を継続します。
さらに、1次キャッシュメモリで訂正不可能なエラーが発生すると、エラーが発生したコアが動的に縮退するので、残りのコアで処理を継続します。

そのため、万一の際でもシステムの継続運用が可能です。

注1：間欠故障は、不特定の箇所で一時的にデータエラーが発生する現象で、ソフトエラーとも呼ばれます。外部からの放射線や電磁波、熱などの影響により、間欠故障が発生します。

レジスタのデータ保護

レジスタは、キャッシュメモリと同じSRAM（RAMの一種）で構成しています。1bitエラーはデータを記録するSRAMで発生しやすいので、レジスタをECCで保護して信頼性向上を実現しています。

キャッシュスクラバ

2次キャッシュメモリ上でエラーが発生していないか、ハードウェアが検査を行う機能です。訂正可能な1bitエラーを検出すると、エラーが発生する前に訂正を行います。